

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001338976 A

(43) Date of publication of application: 07.12.01

(51) Int. CI

H01L 21/768 H01L 21/316 H01L 27/108 H01L 21/8242

(21) Application number: 2000156773

(22) Date of filing: 26.05.00

(71) Applicant:

**FUJITSU LTD** 

(72) Inventor:

**WATAYA HIROFUMI** 


# (54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

# (57) Abstract:

PROBLEM TO BE SOLVED: To perform nice embedding of low temperature and minute clearance of a coating process and coating separation prevention in a posterior process, for instance, in a logic memory mixed loading device or the like.

SOLUTION: The manufacturing method of a semiconductor device performs a first process for forming an insulation film by thermal CVD (chemical gas growth) on a board having on a surface a recess part made by patterning when, for instance, a BPSG film is coated and a second process forming the insulation film by thermal CVD (chemical gas growth) under pressure lower than the first process in order without continuously breaking vacuum and without interrupting the supply of a raw gas in a process from the first process to the second process.

COPYRIGHT: (C)2001,JPO



38:BPSG腹

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001 — 338976

(P2001-338976A)

(43)公開日 平成13年12月7日(2001.12.7)

(51) Int.Cl. <sup>7</sup>	識別記号	FI		7	·-7]-}*(参考)
H01L	21/768	H01L	21/316	X	5 F O 3 3
	21/316		21/90	K	5 F O 5 8
	27/108			Α	5 F O 8 3
	21/8242		27/10	621C	

審査請求 未請求 請求項の数9 OL (全 14 頁)

(21)出願番号 特願2000-156773(P2000-156773)

(22)出願日 平成12年5月26日(2000.5.26)

(71)出顧人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 綿谷 宏文

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100108187

弁理士 横山 淳一


最終頁に続く

# (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】 例えばロジック・メモリ混載デバイス等においても、被膜工程の低温化と微細な隙間の綺麗な埋め込み、後の工程での被膜剥離防止を兼ね備えることを課題とし、

【解決手段】 例えばBPSG膜の被膜の際に、パターニングされてできる凹部を表面に有する基板上に、絶縁膜を熱CVD(化学気相成長)形成する第一の工程と、第一の工程を通して前記絶縁膜が前記凹部を実質的に埋めた後に、前記第一の工程におけるよりも低い圧力下で、絶縁膜を熱CVD(化学気相成長)形成する第二の工程とを、前記第一の工程から前記第二の工程に至る過程で、用いる原料ガスの供給を中断しないで、連続的にかつ真空を破ることなく順に行う半導体装置の製造方法。



38:BPSG膜

#### 【特許請求の範囲】

【請求項1】 パターニングされてできる凹部を表面に 有する基板上に、絶縁膜を熱CVD(化学気相成長)形 成する第一の工程と、

第一の工程を通して前記絶縁膜が前記凹部を実質的に埋めた後に、前記第一の工程におけるよりも低い圧力下で、絶縁膜を熱CVD(化学気相成長)形成する第二の工程とを、前記第一の工程から前記第二の工程に至る過程で、用いる原料ガスの供給を中断しないで、連続的にかつ真空を破ることなく順に行う半導体装置の製造方法。

【請求項2】 前記絶縁膜中には、B (ボロン) とP (リン) とがともに含まれてなることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記絶縁膜は、第一の工程での成長圧力が600Torr以上,第二の工程での成長圧力が600Torr以下であって、かつアルコキシシランおよび前記導電性不純物のアルコキシル化合物およびオゾンによる成膜を特徴とする請求項1乃至2記載の半導体装置の製造方法。

【請求項4】 前記絶縁膜を750℃以下の水蒸気含有雰囲気で加熱リフローすることを特徴とする請求項1乃至2記載の半導体装置の製造方法。

【請求項5】 前記絶縁膜を形成する方法において第一の工程での成長膜中の前記B(ボロン)と前記P(リン)との総量の濃度を24mol%以上とすることを特徴とする請求項2記載の半導体装置の製造方法。

【請求項6】 (1) ゲート電極とゲート電極側壁および導電層及びフィールド絶縁膜を覆う絶縁膜で形成される隙間を埋め込むように、酸素を含むシリコン系絶縁膜を被着形成する工程と、(2) 前記絶縁膜中に基板コンタクトを行うためのコンタクト窓を形成する工程と、

(3)前記コンタクト窓内に、コンタクト電極を埋め込む工程と、(4)前記コンタクト電極の上に、窒素を含むシリコン系絶縁膜を形成する工程と、(5)前記シリコン系絶縁膜の上に、高融点金属を含む電極を形成する工程と、(6)不活性ガスを成長ガス中に含まない高密度プラズマCVD法を用いて、前記電極上に、酸素を含むシリコン系絶縁膜を形成する工程とを順に有する半導体装置の製造方法。

【請求項7】 前記工程 (4) において、ストレスがー 1.  $5 \times 10^9$  dyns/cm<sup>2</sup>以下で屈折率 1. 5以上のシリコンリッチなプラズマ酸化膜とすることを特徴とする請求項 6 記載の半導体装置の製造方法。

【請求項8】 前記工程(5)において、前記電極形成のためのエッチング後またはエッチング後処理としての薬液および水洗処理後に800℃以下、窒素雰囲気中でRTA(ラピッド・サーマル・アニール)処理を行うことを特徴とする請求項6記載の半導体装置の製造方法。

【請求項9】 キャパシタ電極とキャパシタ絶縁膜とか

らなるキャパシタ構造体をパターニング形成する工程と、500℃以下の成長温度とし、かつ不活性ガスを成長ガスに含めずに、前記キャパシタ構造体が埋没するように、前記キャパシタ構造体表面を含む基板の全面に高密度プラズマCVD法によって、酸素を含むシリコン系絶縁膜を形成する工程とを有する半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置の製造技術に関する。特に、パターニングしてできる凹凸面を含む全面に絶縁膜を被着形成する工程を含んでなる半導体装置の製造技術に関する。

#### [0002]

【従来の技術】図1〜図8を引用しつつ、従来のDRA M/ロジック混載型半導体デバイス(以下において、D RAM/ロジック混載型半導体デバイスのことを単に 「混載型半導体装置」とか「DRAM&ロジック」と称

「混載型半導体装置」とか「DRAM&ロジック」と称する。)の製造工程を順に説明し、上記の問題の具体的解説に移る。

#### 図1 (a) 参照。

【0003】図1は、従来の混載型半導体装置の製造工程途中の断面図(工程a,b)である。図1(a)中、シリコン基板1の素子分離絶縁膜2で画定された能動領域内には、n型ウエル5,6が形成され、n型ウエル5の中には、p型ウエル7が形成される。さらに、同じシリコン基板1の活性領域3,4内には、MOSトランジスタのゲート電極10,11,12,13が、例えば、ポリシリコン膜とタングステンシリサイド膜と窒化シリコン膜とを順次積層してパターニング形成される。同じMOSトランジスタのソース・ドレイン領域15,16は、浅くp型ウエル7内に設けられる構成である。なお、割愛して図示されている中央部を挟んで図面の左寄りがDRAM部であり、図面の右寄りがロジック部である

#### 図1 (b)参照。

【0004】次に、ゲート電極10,11,12,13 の表面を含め、全面を覆うように、窒化シリコン膜20を形成し、続いてDRAM部(図面の左寄り)上だけをレジストでカバーし、ロジック部(図面の右寄り)上をレジストでカバーすることなく露出させて、この窒化シリコン膜20をドライエッチングを使ってエッチバック除去し、この際残余の窒化シリコン膜によりロジック部のゲート電極10側面にだけサイドウォールスペーサ25を形成する。その後、マスクとしたレジストを残したままで、ロジック部の基板面に対してソース・ドレイン用のイオン注入を行い、ソース・ドレイン領域26をロジック部(図面の右寄り)活性領域に対してだけ選択的に形成する。次いで、マスクとして用いたレジストを剥離し、図1(b)に示す構造となる。

図2 (c)参照。

【0005】続いて、前記したロジック部ソースドレイン領域の表面に選択的かつ自己整合的に、公知の手法を用いてコバルトシリサイド(CoSi)膜30をサリサイド形成する。続いて、後の工程でのコンタクト窓開口部のストッパとして用いるための窒化シリコン膜33を薄く基板の全面に被着形成し、図2(c)に示す構造となる。

## 図2 (d)参照。

【0006】さらに、前記窒化シリコン膜33上に、全面的にBPSG膜35をCVD(化学気相成長)法を用いて形成すると、DRAM部(図面の左寄り)ではゲート電極間隔が狭くスリット状であるため、ボイド34が発生しがちになる。

# 図3 (e)参照。

【0007】続いて、BPSG膜を加熱リフローして、ボイド34を消滅させる。BPSG膜は比較的低温で容易にリフローできることが有利点として知られるが、それでも確実なボイド34消滅化のためには800℃以上のアニールを施こす必要が生じる。この温度に関しては、課題点として後に詳しく述べる。

#### 図3 (f)参照。

【0008】次に、BPSG膜に対して基板の活性領域にまで到達するように、ドライエッチングによってコンタクトホール36,37を開口し、これらのコンタクトホール36,37内には、導電体からなるコンタクト電極40,41を形成する。

# 図4 (g) 参照。

【0009】さらに、酸化シリコン膜45を均一な厚さに全面に形成し、続いて、この酸化シリコン膜45中に設けた開口を通してコンタクト電極40,41と電気的に接続するようビット線47をパターニング形成する。ビット線47の下には薄くチタンとチタンナイトライドが順次積層された膜が敷かれる。

## 図5 (h)参照。

【0010】さらに、前記ビット線47表面を含み全面に窒化シリコン膜49を被着形成する。プラズマCVD(化学気相成長)法を用いてビット線47上にプラズマ酸化膜48を堆積する際、アルゴンガスのスパッタ作用によって窒化シリコン膜49が削れタングステンが表出し、これがプラズマCVD工程において用いるプラズマにさらされるので、タングステン表面は酸化され、図示される如くに、タングステン酸化物44が形成されてしまう。続いて、プラズマ酸化膜48を全面に被着形成する。

## 図6 (i)参照。

【0011】続いて、プラズマ酸化膜48中に、ビット 線47と接続していないコンタクト電極41表面が露出 するように、深いコンタクト窓をドライエッチングにて 開口し、さらにこのコンタクト窓内を埋めるようにアモ ルファスシリコンプラグ50を形成する。

#### 図7 (i)参照。

【0012】次いで、前記したアモルファスシリコンプラグ50と接続するようにメモリセルキャパシタを形成する。この工程は、先ずプラズマ酸化膜48上に蓄積電極51の材料層を全面形成しパターニングして蓄積電極51とし、続いて、蓄積電極51を含む全面に誘電体層52の材料層を形成しパターニングし、重ねて対向電極53の材料層を全面形成し、パターニングすることで、メモリセルキャパシタ構造を形成する。続いて、メモリセルキャパシタ構造を形成する。続いて、メモリセルキャパシタ構造を含み全面にプラズマ酸化シリコン膜58を十分厚く形成し、図7(j)の構造が完成する。

# 図8 (k)参照。

【0013】次に、メタル多層配線層の形成工程へと移行する。

【0014】前の工程で被着形成したプラズマ酸化シリコン膜58表面からロジック部(図面の右寄り)活性領域に達するまで、深くコンタクト窓60を開口する。ドライエッチングをフォトリソグラフィー法に組み合わせて行う汎用される手法を用いてコンタクト窓60は開口できる。開口工程の後、このコンタクト窓60の内面から外部のプラズマ酸化シリコン膜58表面に延在するように、全面にバリアメタル層61を薄く被着形成し、さらに、導電膜を埋め込み形成して、配線層とすれば良い。以上が従来技術の概要である。

【0015】ところで、このような従来技術には、いくつかの問題点が見つかるので、それらを以下において順に解明してゆく。

【0016】先ず、図2(d)を用いて説明したBPS G膜の被着形成工程では、成膜途中の圧力を比較的高くすることでボイドを成膜当初からできるだけ小さくすることが試みられてはいるが、圧力を高くすればそれに伴って成膜レートが下がることが知られており、厚い層間絶縁膜となるBPSG膜をこのような低成膜レートで形成することは生産性が低くて、量産工程に適用できるものではない。一方、量産適用しようとして、最初から成膜レートを高くすれば、大きく残ったボイドは十分な加熱リフロー工程の追加で消滅しようとすることも考えられるが、BPSG膜を十分に加熱リフローすることは以下のような問題を引き起こすので、好ましくない。

【0017】その1)後工程での窓開け用ドライエッチングの際のエッチストッパとして窒化膜が汎用されるが、窒化膜の直上乃至直下にBPSG膜が配置され互いが接すると両者の間の応力差が大きく両膜中にストレスが蓄えられて、両膜中にクラックやバブル状欠陥が発生する。

【0018】BPSG膜とプラズマ窒化シリコン膜とを 直付けするとプラズマ窒化シリコン膜中にクラックが生 じることが知られており、その対策としてBPSG膜と プラズマ窒化シリコン膜とを順に積層する際には、界面

に緩衝膜を設けることが知られている。ところが、BP SG膜、緩衝膜、プラズマ窒化シリコン膜を順に形成す ると、全体的に膜がコンプレッシブ、すなわち圧縮応力 が働いて中央部が上に凸気味に歪む。続いて、この層構 造を熱が加わると、全体的に膜はテンシルストレス、す なわち引っ張り応力が働いて中央部が下に凸気味に歪 む。この時、BPSG膜は加熱の影響を受けて軟化して いる。続いて、再び層構造を冷まし元の温度に戻したと ころ、降温時に、プラズマ窒化シリコン膜にはテンシル ストレス(引っ張り応力)が生じ、BPSG膜にはコン プレッシブストレス (圧縮応力) が生じ、BPSG膜中 に過大な応力差が生ずる。このような熱履歴に絡んだス トレスは、緩衝膜によって増幅される傾向にあり、軟化 状態から固まるまでの間にBPSG膜内部にバブルが発 生して、冷熱時にこれが膜中に残ってしまうという問題 がある。

【0019】その2)また、長時間の加熱リフローは、活性領域やゲート電極等への良からぬ不純物拡散という悪影響もある。アスペクト比(深さの対間口幅比)が1以下の浅く間口の広いコンタクト窓の場合ならば、BPSG膜はボイドを解消する目的での高温リフローを要せずとも埋め込みはできるのが一般であり、膜の緻密化の目的で、せいぜい700℃程度の加熱を施しておけばそのまま層間絶縁膜として用いることができる。しかしながら、デバイスの微細化、高集積化に伴い、アスペクト比が1を越えるような深くて間口が狭いコンタクト窓の使用が不可避となるに至り、ボイドを消すにはいっそう加熱リフローを長く行わねばならず、同時に不要な不純物拡散が起こる素子領域自体も微細化しているので、加熱リフローによる不純物拡散の悪影響は計り知れない。

【0020】以上が加熱リフローに起因した問題である が、これらを解消しようとして、凹部埋め込み完了時ま ではボイドが小さくなるように高い圧力でゆっくり埋め 込み、次いで十分厚く形成する際には低い圧力で高堆積 レートで被着形成することも考えられる。ところが、こ のような手法をBPSG膜のように導電性不純物を含む 絶縁膜の熱CVD形成に採用すると、最初の高圧工程で の被膜分と後の低圧工程での被膜分との境界部、すなわ ちBPSG膜の途中に、明瞭な界面層ができる。このよ うな界面層が形成された後、層間絶縁膜となるBPSG 膜にはBPSG膜より下の基板内の活性領域と電気的に 接続すべく形成する配線を通すためのコンタクト窓を開 口するが、開口後コンタクト窓内にいきなり配線層を被 着形成するのではなくて、窓の底面を一旦清浄化すべく 薬液にさらして軽くウエットエッチングする。この工程 で用いる薬液(エッチャント)が窓の側面から前記の界 面層にしみ込んで後で剥離を起こしがちになる。

【0021】ちなみに、BPSG膜の成膜を水蒸気雰囲 気下で行えば、比較的低い温度でもリフローできて好ま しいが、水蒸気雰囲気下で加熱すれば、タングステン等 の高融点金属を層の一部に用いる場合、水蒸気によるそ の表面の酸化を防ぐために、耐湿性の高い低圧CVD-シリコン窒化膜(LP-CVD SiN膜)からなるラ イナー膜を設ける必要が出てくる。ところが、ビット線 間に誘電率の高いシリコン窒化膜を設けることは、ビッ ト線間容量を高めて高速動作化の足かせとなる可能性が あり、また、シリコン窒化膜からなるライナー膜が細い コンタクト窓の綺麗な開口を阻害するという問題もあ り、BPSG膜を水蒸気雰囲気下で行う工程を単純採用 することにも技術的に難がある。ところで、BPSG膜 に代えて、高密度プラズマを用いた酸化シリコン膜(H DP-SiO2膜)を用いれば、成膜温度は500℃以 下にまで低温化することができる。しかし、HDP-S iO2膜の成膜に汎用されるSiH4,O2,Ar系の 成長ガスを用いた製造プロセスでは、成膜に用いたAr 等の不活性ガスが後の加熱工程で突如脱ガスし、上に積 層する金属材料との界面で剥がれを生じさせてしまう。 思考を変えて、BPSG膜の膜中不純物濃度を高めて成 膜低温化を目指す方法もあるが、高不純物濃度である分 だけBPSG膜の吸湿性が高まるので、自然酸化膜除去 等のためのウエットエッチング処理時のエッチャントを 吸い易くなり、これが燐玉と呼ばれる燐の水和物を発生 しがちで、溶液処理工程を追加し燐玉を確実に除去しな ければ、残余の燐玉が異物となってパターン不良を引き 起しかねないという問題もある。

# [0022]

【発明が解決しようとする課題】上記のように、導電性不純物を含む絶縁膜の被膜を条件を違えた二工程に切りわければ加熱リフローの問題は解消できるが、条件変更の際に界面層が形成されてしまい、これが後工程の後、剥離の原因となる問題がある。十分長時間の加熱リフローを行えば、条件切りわけの必要はないから界面層の問題は無くなるが、熱履歴が長い分、膜中にストレスが蓄えられたり、不要な不純物拡散を惹起したり、種々問題が生じてくる。

【0023】以上のような従来技術をとりまく状況を踏まえ、本発明が解決しようとする課題は、導電性不純物を含む絶縁膜を用いても狭小化した間隔を綺麗に埋め込みうる量産適用可能な絶縁膜被膜技術を提供することにある。

# [0024]

【課題を解決するための手段】本発明では、上記課題を解決するための手段として、例えば下記の構成を手段とする。

【0025】本発明の第一の手段としては、パターニングされてできる凹部を表面に有する基板上に、絶縁膜を熱CVD(化学気相成長)形成する第一の工程と、第一の工程を通して前記絶縁膜が前記凹部を実質的に埋めた後に、前記第一の工程におけるよりも低い圧力下で、絶縁膜を熱CVD(化学気相成長)形成する第二の工程と

を、前記第一の工程から前記第二の工程に至る過程で、 用いる原料ガスの供給を中断しないで、連続的にかつ真 空を破ることなく順に行う半導体装置の製造方法。

【0026】なお、上記第一の手段において、前記絶縁膜中には、B(ボロン)とP(リン)とがともに含まれてなることとして良い。また、前記絶縁膜は、第一の工程での成長圧力が600Torr以下であって、かつアルコキシシランおよび前記導電性不純物のアルコキシル化合物およびオゾンによる成膜を特徴とすることとしても良い。さらに、前記絶縁膜を750℃以下の水蒸気含有雰囲気で加熱リフローすることを特徴とすることとしても良い。さらに、前記絶縁膜を形成する方法において第一の工程での成長膜中の前記B(ボロン)と前記P(リン)との総量の濃度を24mol%以上としても良い。

【0027】本発明の第二の手段としては、(1)ゲート電極とゲート電極側壁および導電層及びフィールド絶縁膜を覆う絶縁膜で形成される隙間を埋め込むように、酸素を含むシリコン系絶縁膜を被着形成する工程と、

(2)前記絶縁膜中に基板コンタクトを行うためのコンタクト窓を形成する工程と、(3)前記コンタクト窓内に、コンタクト電極を埋め込む工程と、(4)前記コンタクト電極の上に、窒素を含むシリコン系絶縁膜を形成する工程と、(5)前記シリコン系絶縁膜の上に、高融点金属を含む電極を形成する工程と、(6)不活性ガスを成長ガス中に含まない高密度プラズマCVD法を用いて、前記電極上に、酸素を含むシリコン系絶縁膜を形成する工程とを順に有する半導体装置の製造方法。

【0028】上記第二の手段において、前記工程(4)において、ストレスが-1.  $5\times10^9$  dyns/cm²以下で屈折率1. 5以上のシリコンリッチなプラズマ酸化膜とすることとしても良い。また、前記工程(5)において、前記電極形成のためのエッチング後またはエッチング後処理としての薬液および水洗処理後に800℃以下、窒素雰囲気中でRTA(ラピッド・サーマル・アニール)処理を行うこととしても良い。

【0029】本発明の第三の手段としては、キャパシタ電極とキャパシタ絶縁膜とからなるキャパシタ構造体をパターニング形成する工程と、500℃以下の成長温度とし、かつ不活性ガスを成長ガスに含めずに、前記キャパシタ構造体が埋没するように、前記キャパシタ構造体表面を含む基板の全面に高密度プラズマCVD法によって、酸素を含むシリコン系絶縁膜を形成する工程とを有する半導体装置の製造方法。

【0030】続いて、本発明の作用・原理につき、以下 説明する。

【0031】熱CVD(化学気相成長)法にて導電性不純物含有絶縁膜を被着形成して狭い隙間を埋め込むにあたり、例えば埋め込むまでは圧力を高くし埋め込んだ後には圧力を低くする如くに、プロセス条件を成膜半ばで

変更した場合に膜中にごく薄い界面層が形成されてしま う問題は、導電性不純物を含んでなる絶縁膜、例えばB PSG膜やBSG膜の場合に非常に顕著に現れ、ウエッ トエッチャントのしみこみによって剥離にまで至るほど 深刻である。問題の原因は、ガスを停める際の残留分の 組成比がガスを流しての被膜中と大幅に異なることが関 連しているのではないかと考えられ、BPSG膜やBS G膜のような導電性不純物含有絶縁膜においては組成が 複雑である分、残留ガスによる影響が大きく見えるのだ ろうと推測される。また、プラズマCVD法の場合に は、プラズマが生じないように高周波電源を切ってしま えば成膜条件が整わなくなるので、いかにガスの残留分 があろうとも界面層の形成はありえないが、熱CVD法 の場合には、ガスを絶つ以前に、他のパラメータの変更 で非成膜条件に移行することは実質的に不可能であり、 ガスを切ってしまえば界面層の形成は避けられない。そ こで、本発明では、成膜原料となるガスを連続的に流し ながら圧力だけを変えることで、界面層の形成を防止す る。界面層ができないので、後工程で窓開け後にエッチ ャントがしみ込むこともありえず、したがって剥離を引 き起こすことはない。

【0032】以下では、製造工程に沿ってより詳しく説明する。

図9乃至図17参照。

【0033】図9乃至図17は、いずれも本発明の一実 施形態に沿った混載型半導体装置の製造工程途中の断面 図であり、順に工程に沿って図示したものである。本発 明では図9乃至図17に示すようにゲート電極上のサイ ドウォール膜およびエッチストッパ用の窒化シリコン膜 で形成される隙間にBPSG膜を形成する際、第1のス テップで成長圧力を600Torr以上の高圧力域で、 TEOS/O3比を高く、成長速度の遅い条件で隙間を 埋め込めるだけの膜厚を成長し埋め込みを行うことによ り、成長後に隙間にできるボイドを解消乃至抑制する。 TEOS/O3比を高く、成長速度を遅くすることによ り表面反応律則に近い条件になり、成膜カバレッジが改 善される。ただし、上記条件では成長速度が遅いため、 スループット向上のため第2のステップで第1のステッ プよりも成長圧力が低く、成長速度の高い条件で成長す る。その後リフロー加熱を行うが窒素および酸素雰囲気 中でのアニールでは少なくともアスペクト4以上の隙間 に対しては750℃以上の高温が必要である。そこで水 分を含む雰囲気で加熱することにより700℃の温度で リフローさせて埋め込むことが可能となる。水分中のO H基が酸化膜中のネットワーク構造をより低温で切断す ることにより、より低い温度でBPSG膜がリフローす るためと考えている。また第1のステップで成長圧力が 高く成長速度の低い条件での埋め込みをおこなわない場 合、アスペクト4の隙間に対して成長後に形成されるス リットボイドが大きくなり、上記水分を含む雰囲気での 加熱の場合でも750℃以下のリフローではボイドが残ってしまう。ボイドが発生するとその後形成する基板とのコンタクトプラグ間のショートを引き起こす可能性がある。従って少なくともアスペクト4以上の隙間の埋め込みに対しては、成長条件の連続工程化と水分を含む雰囲気での750℃以下の加熱を条件として具有することが必要となる。上記組み合わせを用いることによりプロセス温度を750℃以下へ引き下げることができ、ゲート酸化膜中へのB(ボロン)の拡散を抑制でき、Vth(しきい値)特性変動を抑制することができる。

【0034】BPSG膜の上層にエッチストッパ等の目的でシリコン窒化膜を積層する場合、窒化膜とBPSG膜の膜ストレス差により、窒化膜にクラックが発生してしまう。そのため、BPSG膜と窒化膜の間に緩衝膜が必要となる。緩衝膜に通常のプラズマ酸化膜を用いた場合、BPSG膜上に緩衝膜と窒化シリコン膜等が積層された状態で熱処理を加えると、窒化シリコン膜の大きなストレス変動をBPSG膜が吸収することで、BPSG膜にバブル状の欠陥を生じてしまう。これに対し、緩衝膜の膜ストレスが-1.5×10<sup>9</sup> dyns/cm<sup>2</sup>以下のシリコンリッチなプラズマ酸化膜の場合には、熱処理後のBPSG膜中のバブル状欠陥発生およびクラック発生を抑制できる。

【0035】さらに、DRAM&ロジックのような混載 デバイスに対して本発明を適用すれば、なお次のような 作用が副次的に得られる。DRAM部でコンタクト窓の 中に導電性材料を埋めてビット配線を行う場合には、基 板の活性領域との電気的接続を一旦取るコンタクトプラ グを設けた後に、このコンタクトプラグにスタックビア を通して電気的接続を中継ぎして、基板の活性領域から の電気的接続とするのが一般である。したがってDRAM部 では高いアスペクト比の深いコンタクト窓を一気に基板 の活性領域に達するまで開口する必要が元々無く、開口 時のドライエッチングのためにエッチストッパを要せず とも、ジャンクションリークを増大させてしまう問題は おこり得ない。しかしながら、ロジック部を基板内に同 居させるDRAM&ロジック混載デバイスではちょっと 事情が違ってくる。混載デバイスでは、ロジック部で低 抵抗化のためにコバルトシリサイド (СоЅі) 等のシ リサイドを使用するならば、ビット線形成時に基板の活 性領域とのコンタクトをとった後で、DRAM部ではキ ャパシタ工程で長い高温熱処理を要するのが災いしてコ バルトシリサイド (CoSi) とコンタクトメタル (T i/TiN/Wの順次積層膜)のコンタクト抵抗が上昇 してしまう問題が発生する。コバルトシリサイド (Со Si)とのコンタクトは一般的に熱的安定性が乏しいこ とが知られ、したがってスタックキャパシタを採用する 構造を採用する以上は、深いコンタクト窓で一気に直に 基板の活性領域とコンタクトをとる構造が必要になる。

非常にアスペクトの高いコンタクト窓を形成しなけれ

ばならないため、コバルトシリサイド(CoSi)コンタクト部でのオーバーエッチングによるジャンクションリーク増大を防ぐためにストッパの窒化シリコン膜(SiN)が必須となる。しかしながらストッパーを使う以上、DRAM部にも同様にSiN膜が積層されるためよりDRAM部のギャップが狭くなり、埋め込みが厳しくなる。本発明によれば、DRAM&ロジック混載デバイスのように、埋め込み条件が厳しくかつ高温熱履歴を残せない場合でも、歩留りを悪化させずに良好な特性のデバイスを完成できるという点、効果が高い。

[0036]

【発明の実施の形態】再び、図9乃至図17参照。 【0037】以下、図9乃至図17を順次引用しながら、DRAM&ロジック混載デバイスで適用した場合を例として製造工程を順に説明する。

図9参照

工程(a)において、例えば、シリコン基板1上に初期 熱酸化膜(I-Ox)として5 nm成長後、熱窒化シリコン膜 (LP-SiN)100nmを成長する。続いて、フォトレ ジストを用いてパターニングし、ドライエッチングによ り熱窒化膜(LP-SiN)をエッチングする。アッシャ ーによりレジスト除去後、パターニングされた熱窒化シ リコン膜(LP-SiN)をハードマスクにしてシリコ ン部をトレンチエッチングする。エッチング深さは一例 として400nmとする。トレンチ側壁を熱酸化膜で10 nm成長後、HDP酸化膜2を700nmでSiトレンチ部 を埋め込む。HDP酸化膜2の埋め込み条件は一例とし てSiH<sub>4</sub>/0<sub>9</sub>/He=150/300/325sccmにて成長を行う。その 後、CMP(化学機械的研磨)を用い、LP-SiNを エッチストッパにしてSiN上のHDP酸化膜を除去し て平坦化をおこない、シャロートレンチアイソレーショ ン(STI;素子分離絶縁膜)2とする。さらに、前記 素子分離絶縁膜2で画定されたシリコン基板1表面に導 電性不純物を導入して、p型ウエル5, n型ウエル6, p型ウエル7を作りつける。図1等の場合に準じて、図 面の右寄りがロジック部であり、図面の左寄りがDRA M部である。さらに、ポリシリコン (Poly Si) 100n m, タングステンシリサイド層(WSi) 100nm, 高 温熱酸化膜(HTO) 100mを順次基板の全面に積層 した後、フォトレジストをマスクに用いたドライエッチ ングにより、これらの積層をパターニングし、ゲート電 極とする。ゲート電極パターニングに続いて、LDD形 成のため、nチャネルトランジスタを形成すべくロジッ ク部ゲート電極10をマスクに砒素(As)を導入し、 また、pチャネルトランジスタを形成すべくDRAM部 ゲート電極11, 12, 13をマスクに硼素(B)を導 入すべく、それぞれイオン注入する。こうして、ロジッ ク部活性領域4にはソース・ドレイン領域15が形成さ れ、DRAM部活性領域3にはソース・ドレイン領域1 6が形成される。

続いて、図9参照。

図10参照。

【0038】工程(b)において、ゲート電極上に熱窒化シリコン膜(LP-SiN)2060nmを前記ゲート電極表面を含む全面に形成する。DRAM部(図面の左寄り)ではSAC(セルフアラインコンタクト)エッチングでの電気的短絡対策のためサイドウォールエッチバックは行わず、フォトレジストをマスクとして用いてパターニングを行うことで、ロジック部のみサイドウォールエッチバックを行う。こうして、DRAM部ではゲート電極は完全に熱窒化シリコン膜20に覆われ、一方ロジック部ではゲート電極側面にのみサイドウォールスペーサ膜25が残る構造ができる。次に、サイドウォールスペーサ膜25をマスクとして、ロジック部には選択的にソース・ドレイン領域26を形成する。

【0039】工程(c)において、先ずシリコン基板表 面が露出したロジック部のソース・ドレイン領域表面に 選択的にコバルトシリサイド (CoSi) をサイサイド 形成するため、コバルト(Со)をターゲットに用いて スパッタリングにてコバルト (Co) 膜を基板全面に1 0nm形成し、500℃のRTA (ラピッド・サーマル・ アニール) 処理により基板をなすシリコンと化合させて コバルトシリサイド(CoSi) 30を形成する。RT A(ラピッド・サーマル・アニール)処理は、例えば、 窒素 (N<sub>2</sub>) 10?/minの雰囲気にて500℃, 30sec 間行う。続いて、DRAM部のSACエッチングの際の ストッパ膜となる窒化シリコン膜およびコバルトシリサ イド(CoSi)とのコンタクト窓形成時のエッチング ストッパとして25nmの熱窒化シリコン膜(LP-Si N) 33を形成する。この熱窒化シリコン膜(LP-S iN) 33は、ロジック部のトランジスタ特性の確保の ために、サーマルバジェットの低減が必要であり、70 0℃の成長温度、SiH<sub>4</sub>/NH<sub>3</sub>/N<sub>2</sub>の系にて縦形炉 を用いて形成する。熱窒化シリコン膜(LP-SiN) 33の25mmという厚さは、層間膜のばらつきによる局 所的なオーバーエッチによる掘られを防ぐために必須と なっている。上記熱窒化シリコン膜(LP-SiN)3 3により、サイドウォールエッチバックをおこなわない DRAM部においてのゲート電極間の最小ギャップは、 例えば幅70nmである。ギャップ部分のアスペクト比 (窓の深さの対窓幅比) はゲート電極の高さ300mmに 対して4.2となる。

【0040】次に工程(d)に移って、上記ギャップに埋め込む膜として、BPSG膜35を先ず100nm形成する。この際の成長条件は、例えばTEOS/TEP/TEOB=300/80/35mgm,O<sub>3</sub>/He=4000/6000sccm,成長圧力600Torr、成長温度480℃、硼素(B),リン(P)の濃度はそれぞれ4.0 wt%,5.0wt%にて行う。その時の成長速度は60nm/minである。

図11参照。

【0041】続いて、工程(e)では、BPSG膜38 を条件を換えて900nm形成する。成長条件は、例えば TEOS/TEP/TEOB=600/195/47mgm, O<sub>3</sub>/He=4000/6000sccm, 成長圧力20 O Torr, 成長温度480℃, 硼素 (B), リン (P) の 濃度はそれぞれ4.0wt%, 5.0wt%にて行う。その 時の成長速度は350nm/minである。この状態では成長 時にできゲート間の両サイドから形成される合わせ目が 残った状態となっている。その後炉を用いて700℃の 水蒸気雰囲気中で20min間のリフロー加熱処理を行 う。リフロー加熱の条件は、例えば縦形拡散炉を用い、 水素(H<sub>2</sub>)10?/min,酸素(O<sub>2</sub>)5?/minをパイロ ジェニックを用いて水蒸気(H<sub>2</sub>O)雰囲気、700℃ の条件にて行う。前記リフロー加熱処理により合わせ目 が接着される。また前記低温領域でリフローを生じさせ るために硼素 (B), リン (P) の総量で計った濃度を 2.4 mol%以上にすることが必要となる。前記したBP SG膜35成膜の工程(d)で被膜性が悪いとボイドが 大きくなり、上記した最善の条件にしたがってもボイド をなくすことはできない。その後CMP(化学機械研 磨)プロセスを用いて平坦化をおこない、図11に示す 構造が出来上がる。

#### 図18参照。

【0042】図18は、熱CVDによるBPSG膜形成中の圧力と成膜レートとの関係を示す図であり、横軸に成膜中の圧力(Torr)、縦軸に成膜レート(nm/分)を取り、その変化を示すグラフである。この図18に示されるとおりに、成膜レートは低圧条件ほど高く、また高圧条件ほど低い傾向にあるが、圧力600Torr以上では、圧力を増加させても成膜レートはあまり変化しない。なお、成膜レートの増減と隙間にできるボイドの大小は負の相関関係にあるので、縦軸をボイドの大小(縦軸上をボイド大、縦軸下をボイド小)に置き換えても図18のグラフと同様の傾向が認められる。図12参照。

【0043】次に、工程(f)に移って、BPSG膜37の平坦な表面にはフォトレジストを塗布形成する。このフォトレジストを公知のフォトリソグラフィー技術を用いてパターニングしマスクとして用いて、DRAM部のみ窒化シリコン膜(SiN)をストッパにしてコンタクト窓36,37をドライエッチングして開口する。

【0044】続く、工程(g)では、CVD法を用いて 導電性ポリシリコン(Poly-Si)を前記コンタク ト窓36,37内に埋め込み、基板との電気的コンタク トを行う。導電性ポリシリコンは、前記コンタクト窓3 6,37を埋め込んで余り有る十分な厚さに一旦は形成 し、その後、CMP(化学機械的研磨)工程を経て、B PSG膜38表面と表面が連続するように、エッチバッ クしてポリシリコンプラグ40,41とする。 図13参照。

【0045】工程(h)では、前記までの工程での残余 の構造の表面に、プラズマCVD(化学気相成長)法を 用いて、酸化シリコン膜45が全面形成される。この膜 は、BPSG膜のバブル状欠陥抑制のため、膜ストレス がー1. 5×10<sup>9</sup> dyns/cm<sup>2</sup>以下,屈折率が1. 5以上 である必要がある。成長条件は、例えばSiH<sub>4</sub>154 cc/min,  $N_2$  3800cc/min,  $N_2$ O 3800cc/min, 400kHz LFパワー90W、13.56MHz HFパワー 300W、成長圧力 1. 6Torr, 成長温度400℃。

【0046】その後、レジストマスクを用いて前記ポリ シリコンプラグと電気的に接続するためのコンタクト窓 を、酸化シリコン膜45中に形成する。その後、スパッ タリング法を用いて形成されるチタン (PVD-Ti) 20nm、CVD法を用いて形成されるチタンタングステ ン(CVD-TiN)20nm、タングステン(W)10 Onm, 反射防止膜として形成されるシリコン酸化窒化膜 (ARC-SiON) 60nmを順次積層する。その後レ ジストマスクを用いたドライエッチングにて前記積層を パターニングし、ビット線47とする。

図14参照。

【0047】続く工程(i)では、前記ビット線47上 に、熱窒化シリコン膜(LP-SiN)を5nmあるいは 800℃以下の窒素雰囲気中でのRTA(ラピッド・サ ーマル・アニール) 処理を60secおこない、チタン (Ti) およびタングステン (W) 表面に窒化シリコン 膜49を被着形成する。その後、高密度プラズマを用い た酸化シリコン膜48を750nm形成する。成長条件 はSiH<sub>4</sub> 99cc/min, O<sub>2</sub> 237cc/min, 400kHzソ ースパワー 4400W、13.56MHz 、基板バイア スパワー2500W、成長温度450℃にて成長を行 う。

図15参照。

【0048】次に、工程(j)では、フォトレジストを マスクとして用い、前記したポリシリコンプラグとのコ ンタクト窓を開口すべく、酸化シリコン膜48をドライ エッチングする。このコンタクト窓内にCVD法を用い てポリシリコンを埋め込み下部ポリシリコンプラグと電 気的に接続する。この際には、ポリシリコンをコンタク ト窓内を埋め込んで余りある十分な厚さに一旦は堆積 し、後でCMP(化学機械的研磨)によって除去してプ ラグ化する。

図16参照。

【0049】続いて、工程(k)では、蓄積電極51, 誘電体膜52,対向電極53を順次パターニング形成し セルキャパシタ構造体とするが、この際の形成手順は、 従来技術の場合と変わらない。続いて、髙密度プラズマ を用いたCVD法にて、酸化シリコン膜58を2000 n m形成する。成長条件はSiH<sub>4</sub>99cc/min, O<sub>2</sub>2 37cc/min, 400kHzソースパワー 4400W、1

3. 56MHz 基板バイアス パワー2500W、成長温 度450℃。

図17参照。

【0050】工程(1)では、基板と配線接続するため の深いコンタクト窓60を開口する。コンタクト窓60 の開口は、RIE(リアクティブ・イオン・エッチン グ)にて行えばよい。この後、コンタクト窓60内から 酸化シリコン膜58上に延在するように、バリアメタル 層61を先ず薄く形成する。次いで、タングステン (W) 層62を厚く形成し、完全に窓を埋める。バリア

メタル層61とタングステン(W)層62とからなる積 層構造を導電性プラグ63として用いる。

【0051】なお、BPSG膜中に含まれるB(ボロ ン)およびP (リン) は、それぞれ $B_2O_3$ および $P_2O_5$ という形でBPSG膜中に取り込まれる。BPSG膜が 低温でリフローする際の物理機構は、上記の各不純物が 膜中に取り込まれることによって膜構造が歪んでより低 温で結合が切れ易くなることに依存している。より多く のB(ボロン), P(リン)の原子を含むことによりリ フロー温度の低温化が図れるのはこのためである。本発 明を用いてアスペクト比が4以上の隙間を埋め込む場 合、埋め込み時の成膜条件が700℃の水蒸気雰囲気中 で行うものとすれば、B (ボロン) 3. 7重量%, P (リン) 4. 7重量%以上の濃度が必要になり、リフロ 一性を示す指標に重量%ではなくmo1%を用いるとすれ ば、上記換算での総不純物濃度は、24mol%となる。

【0052】以上が、本発明の一実施形態に沿った説明 である。なお、上記の実施形態で示した例にこだわら ず、本発明には製造工程における条件、材料種等適宜変 更が可能である。例えば、最適な実施形態としてDRA Mとロジックの混載デバイスを取り上げたが、フラッシ ュメモリとロジックとの混載デバイスに用いることもで きるし、また、設計サイズが異なる複数のロジックブロ ック同士の混載デバイスであっても同様の効果を得るこ とはできるであろう。また、DRAM単体であってもロ ジック単体であっても、本発明を採用することによって 基本的な効果を得ることはできるし、フラッシュメモリ 単体であってもFRAM単体であっても同様の基本的効 果を得ることはできる。

[0053]

【発明の効果】本発明によれば、基板上の能動領域上に 設けられる例えば4以上の高アスペクト比の隙間に対し て、導電性不純物を含む絶縁膜を最初に高圧、後で低圧 になるよう異なる圧力条件で、原料ガスを停めずに連続 的に成長すれば、剥離の原因となる界面層の形成を避け ることができ、また長時間の加熱リフローが無くても狭 い隙間を綺麗に埋めることができ、活性領域や素子の他 の要素に対して熱ストレスや必要以上の不純物拡散等の 悪影響を及ぼすこともでき、総じて特に微細なデバイス の場合に歩留りや信頼性を向上させることができる。

【図面の簡単な説明】

【図1】従来の混載型半導体装置の製造工程途中の断面図(工程a, b)

【図2】従来の混載型半導体装置の製造工程途中の断面図(工程c, d)

【図3】従来の混載型半導体装置の製造工程途中の断面図(工程e, f)

【図4】従来の混載型半導体装置の製造工程途中の断面図(工程g)

【図5】従来の混載型半導体装置の製造工程途中の断面図(工程h)

【図6】従来の混載型半導体装置の製造工程途中の断面図(工程i)

【図7】従来の混載型半導体装置の製造工程途中の断面図(工程j)

【図8】従来の混載型半導体装置の製造工程途中の断面図(工程k)

【図9】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程a, b)

【図10】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程c, d)

【図11】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程 e)

【図12】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程f,g)

【図13】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程h)

【図14】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程i)

【図15】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程j)

【図16】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程k)

【図17】本発明の一実施形態に沿った混載型半導体装置の製造工程途中の断面図(工程1)

【図18】熱CVDによるBPSG膜形成中の圧力と成膜レートとの関係を示す図

【符号の説明】

1 シリコン基板

2 素子分離絶縁膜

3, 4 活性領域

5,6 n型ウエル

7 p型ウエル

10, 11, 12, 13 ゲート電極

15 低濃度部

16 ソース・ドレイン領域

20 窒化シリコン膜

25 サイドウォールスペーサ

26 高濃度部

30 コバルトシリサイド膜

33 窒化シリコン膜

34 ボイド

35、38 BPSG膜

36, 37 コンタクトホール

40,41 ポリシリコンプラグ

4.4 タングステン酸化物

45 酸化シリコン膜

48 プラズマ酸化シリコン膜

46 開口

47 ビット線

49 窒化シリコン膜

50 アモルファスシリコンプラグ

51 ゲート電極

52 誘電体膜

53 セルプレート

55 キャパシタ

58 プラズマ酸化シリコン膜

60 コンタクトホール

61 バリアメタル層

62 タングステン層

63 導電性プラグ

64 チタン層

65 窒化チタン層


66 タングステン層

67 窒化層


68 プラズマ酸化膜

69 プラズマ室化膜

【図1】




2:素子分離絶縁膜 4:活性領域 6:n型ウェル、7:p型ウェル 10~13:積層構造 15:低濃度部 16:ソースパレイン領域




20:窒化シリコン膜 25:サイドウォールスペーサ 26:高濃度部






30:コパルトシリサイド膜 33:窒化シリコン膜




34:ポイド 35:BPSG膜





36,37コンタクトホール 49,41ポリシリコンプラグ

【図4】




45:酸化シリコン膜 47.ビット線


i)

【図5】






44:タングステン酸化物 48:プラズマ酸化菓 49:窒化シリコン膜




50:アモルファスシリコンプラグ






51:脊積電極 52:誘電電極 53:ゼルブレート 58:プラズマ酸化シリニン質

【図8】




60:コンタクトホール 61:パリアメタル暦 62:W暦 63:薄電性ブラグ

(図10)




【図13】



45:酸化シリコン膜 47:ごット線

# 【図14】


**(I)** 



48:プラズマ酸化膜 49:窒化シリコン膜

【図15】






50:アモルファスシリコンプラダ


# 【図16】

K)




51:蓄積電極 52:誘電電極 53:セルブレート 58:プラズマ酸化シリコン膜





# 【図18】



# フロントページの続き

Fターム(参考) 5F033 HH04 HH18 HH19 HH28 HH33

JJ04 JJ19 KK01 KK25 MM07

NN37 PP06 PP15 QQ13 QQ25

QQ37 QQ48 QQ70 QQ74 QQ75

QQ78 RR06 RR15 RR20 SS01

SS02 SS04 SS11 SS13 SS15

TT02 TT08 WW00 WW03 WW05

WW10 XX01 XX28

5F058 BA05 BA10 BC04 BD02 BD04

BD07 BD10 BF04 BF25 BF29

BF32 BF33 BJ02

5F083 AD24 MA05 MA06 MA17 MA19

NA01 PR21 PR29 PR33 PR34

PR40 ZA12